# ⑩ 日本国特許庁(JP)

10 特許出顧公開

# ⑫ 公 開 特 許 公 報 (A)

昭63-286033

⑤Int.Cl.⁴

識別記号

广内整理番号

母公開 昭和63年(1988)11月22日

H 04 L 11/00

320

7928-5K

審査請求 未請求 請求項の数 10 (全14頁)

国発明の名称

2個のデータバス間のデータの伝送を助けるための装置

②特 頤 昭63-102309

**愛出** 願 昭63(1988) 4月25日

授先権主張

図1987年4月30日図米国(US)®044,867

砂発 明 者

ベンカトラマン・イエ

アメリカ合衆国、カリフオルニア州、バークレー ビュー

ナ・ビスタ・ウエイ、2600

②発 明 者

スニル・ピー・ジョシ

-12

アメリカ合衆国、カリフオルニア州、キャンプベル ウェ

ストモント・アベニユ、4844

①出 願 人

アドバンスト・マイク

アメリカ合衆国、カリフオルニア州、サニイベイル ピ

ロ・デイバイシズ・イ

イ・オウ・ボツクス・3453、トンプソン・プレイス、901

ンコーポレーテツド

砂代 理 人

弁理士 深見 久郎

外2名

#### 明知書

#### 1. 発明の名称

2個のデータパス間のデータの伝送を助けるた めの装置

#### 2. 特許請求の範囲

(1) 異なるデータ経路幅を有する2個のデータバス間のデータの伝送を助けるための装置であって、

入力と出力の間でデータの経路幅を変えるため の手段と、

データ経路幅を変えるためにデータが集められている間に一時的にデータをストアするための手段とを含む、装置。

- (2) 経路幅を変えるための前紀手段が前紀 データバス間で双方向へデータの伝送を可能にす る手段を含む、請求項1に記載の装置。
- (3) データ経路幅を変えるための前記手段 が複数個のデータレジスタと、2個のデータバス のうちの広い方でワードを構成するのに十分な数 のピットの人来データが受信されてストアされる

まで前記2個のデータパスの狭い方から前記レジスタへ入来データをシーケンシャルにロードする ための手段とを含む、請求項2に記載の装置。

- (4) 各データレジスタが1バイトの幅であり、さらに前記データレジスタにシーケンシャルにロードするための前記手段がアセンブルされる前記ワードがワード内のどんなバイト境界ででも始まり得るようにロードすることを可能にする、 請求項3に記載の装置。
- (5) 前記入来データが左から右へのシーケンシャルな順序かまたは右から左へのシーケンシャルの順序のいずれかで前記データレジスタに沓込まれ得る、請求項3に記載の装置。
- (6) 前記データレジスタで右から左へかまたは左から右へのいずれかへシーケンシャルに2個のデータパスの広い方から入来データをロードするための手段をさらに含む、請求項3に記載の装置。
- (7) 2個のデータバスの広い方からデータ をロードするための前記手段が、前記復数個のレ

## 特開昭63-286033 (2)

ジスタのいずれか1個のデータで始まる小さい方 のパケットのデータを伝送するための手段を含む、 請求項6に記職の袋置。

(8) 異なる幅のデータパス間のデータ伝送 を助けるための袋園であって、

第1のデータ幅で前記データバスのいずれかからデータを受信するための、さらにそれを複数個のデータレジスタで一時的にパッファ記憶し、次にそれを第2のデータ経路幅で他方の前記データバスで伝送するための手段と、

先入れ先出しの態様で入来データをストアする ための手段とを含む、装置。

(9) 先入れ先出しの想様でデータをストアするための前記手段は、2個のデータパスの広い方で伝送するために最上位ピットがアセンブルされたワードの左かまたは右に任意で来るようにデータがストアされることを可能にする、請求項8に記載の装置。

(10) データをストアするための前記手段 が、2個のデータパスの広い方で伝送するために

およびそこからのデータ経路とは異なる大きさである。典型的なアーキテクチャは、メディアインターフェイスがネットワークメディアの制御を取りてデータを伝送するように要求するにつかれるまで、データをバッフを他してあったのユニットでもりでなると、ローカルCPUがローカルメモリからデータを得てそれに基づいて作動する機会を育するような時が来るまで、データはローカルメモリはIVベルのPIPOパッファ動作を提供する。

しかしながら、他のレベルのFIFOバッファ 動作は、データ経路幅が変えられ得るように伝送 方向および受信方向の両方に提供されなければな らない。典型的には、メディアインターフェネス からのデータ経路幅は8ピット幅であるが、ロー カルメモリへのおよびそこからのデータ経路幅は 32ピット幅である。したがって、4個のバイト がメモリへの書込に適する32ピットワードにア アセンブルされる大きい方のデータワードで任意 のパイト境界で始まる2個のデータバスの狭い方 から入来データをストアする、請求項9に記載の 装置。

3. 発明の詳細な説明

発明の背景

この発明はFIFOの分野に関するものであり、 特に異なる大きさの2個のパスの間でいずれかの 方向へデータを伝送しさらにワード境界を変え得 るFIFOの分野に関するものである。

データがローカルエリアネットワークに接続される端末または他の装置へ送られたりそれらから 受信される通信用途では、データ経路は異なる大きさであったりトランザクションのタイミングが パッファ動作を必要とする状況がしばしば生じる。 すなわち、典型的にはネットワークメディアへの 伝送データのコード化とネットワークメディアか ら受信されたデータのデコードとを扱うインター フェイス回路から入ってくるデータ経路はホスト マイクロプロセッサのようなローカルCPUへの

センブルされてしまうまで4個のシーケンシャル に受信された8ピットパイトを一時的にストアす ることが必要である。逆に、32ピットワードが ネットワークをわたって伝送されるとすると、そ のワードを一時的にストアしながら個々の8ピッ トパイトがシーケンシャルに伝送されることが必 悪である。

カリフォルニア州サニーベイルのアドバンスト・マイクロ・デバイシイズ(Advanced Micro Devices)により製造される AMD7990のような公知の集積回路はFIF Oパッファ動作およびデータ経路幅の変更を提供する。この集積回路イーサネット(Ethernet)(登録商機)コントローラの内部アーキテクチャは8ピットないし16ピットデータ経路エクスパンダが後に続く8ピットイン/8ピットアウトFIFOに備えている。しかしながら、ネットワークや、上で特に営及された機械が存在する。たとえば、伝送したり受信したりするために同じ

# 特開昭63-286033(3)

回路を使用可能であること、データストリームの 書込を始めることになる境界として8ピットバイトのいずれかも使用可能であること、および8ピットバイトを左から右または右から左へを到したで 32ピットワードをアセンブルすることが一番では であることは 有用である。 最後に 官及された特徴は、データバス幅の変化のための回路が 2 つの非常に しょう 1 APX8086および Motor of a 68020とともに使用されることを可能にする 条数性を提供し、これらマイクロブであるかに対し異なる約束を 使用する。

したがって、データ経路幅を変えて他のオプションを組入れ得て、異なるモードの動作を育する それ以上のシステムと互換性がある装置を作るフレキシブルなFIFOアーキテクチャが必要になっている。

発明の概要

#### 好ましい実施例の詳細な説明

第1図を参照すると、この発明のシステムの少なくとも1つの利用がある、システムのブロック図が示されている。第1図のシステムは高速ローカルエリアネットワークのインターフェイスである。ネットワークメディアは一般に光ファイバであり、電子から光へのドライバおよびレシーバは

この発明の数示に従えば、各々がその入力にマルチプレクサ制御のアクセスができる一違の8ピットレジスタが提供される。各マルチプレクサは対応するレジスタのデータ入力に選択的に結合される3個の入力を有する。これら入力の1つは対応するレジスタの出力である。第2の入力は8ピット双方向パスに結合される。各マルチプレクサの第3の入力は32ピット双方向パスからの選択されたグループの8ピットに結合される。

レジスタの出力は一緒に2個の32ピットバスへ集められる。これらパスはマルチプレクサにより32ピット双方向パスに選択的に結合される。もちろんこの発明の数示は、入力データパスの幅が8ピット以外の他の幅になり得ること、および出力データパスが32ピット以外の幅になり得ることを考慮に入れている。

入力マルチプレクサの選択入力は8ピット双方向パスに到来する各パイトが8個のレジスタの正しいものへと導かれるような方法でマルチプレクサを制御する制御回路により制御される。それら

FOXユニット20により表わされている。受信 されたデータはデコードされ、伝送されるべきデ ータはENDECユニット22でコード化される。 FORMAC24は特定のネットワークのプロト コルまたはトポロギー特定機能を実現するメディ アアクセス制御器である。FORMACは、スタ ティックRAMバッファメモリ28への32ピッ トデータ経路を制御するデータ経路制御器DPC 26で8ピットデータを処理する。バッファメモ リ28へのアドレス経路はRAMパッファ制御器 30により制御される。ノードプロセッサ32は マイクロプロセッサを含む集段回路の集合であり、 RBC、DPCおよびFORMACを制御するよ うに聞く。パッファメモリは、ネットワークから 受償されてホストシステムへ向かうデータと、ホ スト34によりネットワークをわたって送り出さ れてネットワークの別なユニットへ向かうデータ とを一時的にパッファ記憶する。

データ経路制御器26のアーキテクチャは第2 図に示される。8ピットないし32ピットFIF

## 特開昭63-286033(4)

○は36で示されている。このPIPOはYバス38で8ピットデータを受信および送信する。PIFOはDバス40で32ピットデータを受信および送信する。PIFOはDバス40で32ピットデータを受信および送信する。両方のバスはまたパリティピットを搬送し、それらはバス42および44で別々に示されかつ従来のパリティ検査器46および48により扱われる。これらパリティ検査器および48により扱われる。これらパリティ検査器および48により扱われる。これらパリティ検査器および48によりではできるし、この回路の存在がこの発明にとっては重大なものではないからである。

\_\_\_\_\_

パス38上のデータはFORMAC24から受信されかつそこへ伝送されるが、パス40上のデータはパッファメモリ28へ伝送されかつそこから受信される。アドレスパス50、統出/告込制御信号52およびチップ選択制御信号54はRBC30により制御される。FIFOはFIFO制御論型56の根本的な目的は、FIFOでパストランシーパの3状態機能を制御することおよび32ピ

ットワードが始まるバイト境界ばかりでなく襁々 のマルチプレクサや増分および減分順序を制御す ることである。この論理の詳細は第5図の検討と 関連してより明瞭になるであろう。FIFO制御 はまた1個の32ピットワードが入来する8ピッ トバイトからいつアセンブルされたかを決定する ための論理を含み、RBCに対しDWRREQ信 母を主張してDPCがメモリ28への書込サイク ルを望んでいることを示す。この書込サイクルが 認められると、RBCは信号DWRACKを活性 化する。FIFO制御回路56はまた、Yパス3 8で8ピットパイトとして伝送するためにDPC がDMAサイクルでメモリ28からの32ビット ワードでいつそのFIFO36を埋める準備がで きるかを決定するための論理を含む。RBCが次 の32ピットワードのアドレスをその統出要求に 応答してアドレスパス50で伝送されるようにし、 かつライン52および54で制御信号を適当に制 御すると、RBCは読出要求に応答するDRDA CKS信号を活性化する。

FIFO制御論理56に結合される他の信号の 意味とタイミングは、この発明の数示の文脈でよ りよく理解されるように、FIFO36の内部詳 都が論じられるときに論じられるであろう。

第3図を参照すると、受信のみのFIFOのブ ロック図が示されている。データは8ピットYパ スにシーケンシャルな8ピットパイトでネットワ ークから到来する。このデータはパイトクロック 信号BCLKの各サイクルで8個の8ピットレジ スタR0ないしR7の1つにシーケンシャルにク ロックされる。いずれか特定のデータバイトを受 償するレジスタROないしR7のうちの特定の1 個はいずれか特定の瞬間にYカウンタ60の状態 に依存する。これが行なわれる態様は、パス62 とパス62が結合されるデコーダ64を介する。 パス62上の2進値は、その2進値を変換してパ ス66の出力ラインの1つを活性化するデコーダ 64によりデコードされる。これら出力ラインは . 複数のマルチプレクサMOないしM7の選択ライ ンに結合される。各マルチプレクサは2個の入力

と1個の出力を有する。一方の入力はYパスに結 合され、他方の入力は特定のマルチプレクサによ り受けもたれるレジスタの出力に結合される。各 マルチプレクサの出力はレジスタROないLR7 のうちの1つのD入力に結合される。各マルチプ レクサは、2個の入力のうちのどちらが出力に結 合されるかを制御する制御信号を受信する選択入 力を有する。第3図の実施例においては、いずれ か特定のマルチプレクサに対し選択入力がアクテ ィブであると、そのマルチプレクサはそれのYバ ス入力を選択して対応するレジスタのD入力に結 合する。パズ66のデコーダ64からの信号は、 これら8個のマルチプレクサのうちのどれがYパ スに結合されるその入力を選択してそれの対応す るレジスタの入力に結合するかを糾御する。いず れか特定の時間で、バス66のラインのうちの1 つだけがアクティブであり、かつマルチプレクサ のうちの1つだけが対応するレジスタのデータ人 力にYパスを結合するであろう。他のマルチプレ クサはすべて対応するデータレジスタのデータ出

## 特開昭63-286033(5)

カに結合される人力を対応するデータレジスタのデータ入力へ逆に結合しそれによりそのような各レジスタの内容を逆にレジスタへ再クロッキングする。したがって、カウンタ60がその種々の状態を通って循環すると、順に並ぶ各マルチプレクサはYバスを対応するレジスタのデータ人力に接続する。その結果、Yバスに到来する各新たなバイトは新たなレジスタにクロックされるが、他のレジスタはすべてそれらの内容を不変のまま保持する。

カウンタ60は、2ピットBYTE SELECT CT信号によって0から3までのいずれか特定の数に初期化され得る。BYTE SELECT CTL信号の活性化により信号を送られると各4パイトサイクルの初めにYカウンタ60へロードされる。その後で、YカウンタはCNT DIR制御の論型状態により決定されるようなアップまたはダウン方向のいずれかでBCLK信号のサイクルをカウントする。WORD SEL借号は、BYTE

SELECTの論理状態と関連してどの32ピッ トワードがバス66のラインによりアドレスされ ることになるかを示す。曾換えると、WORD SEL信号とBYTE SELECTピットは非 に4パイトサイクルごとの開始でのパス66のラ インの状態の初期設定を規定する。これにより3 2ピットワードは種々のパイトの境界で開始され ることが可能となり、すなわちROないしR3に ストアされる32ピットワードはレジスタR0な いしR3のいずれかで始まり得て他のレジスタを シーケンシャルに埋める。さらに、カウンタ60 はアップまたはダウンのいずれかをカウントし得 る。これにより32ピットのワードは、4個のレ ジスタROないしR3またはR4ないしR7のい ずれかで始まって、さらにそれらの最上位ピット を右または左のいずれかへ進めることが可能にな る。これは重要な互換性符数であり、ネットワー クインターフェイスおよび特にF1FOがホスト として種々の人気のある3ピットマイクロプロセ ッサとともに使用されることを可能にする。 2個

の最も人気のある32ビットマイクロブロセッサは、それらの32ビットワードの最上位ビットが 左にあるかまたはそれとも右にあるかに関して反 対のフォーマットを使用する。

各32ピットワードの4個のレジスタの出力は
32ピットパスに集められてマルチプレクサ68
の2個の入力の一方に入力される。このマルチプレクサは2個の入力を有し、その各々は4個のレジスタの一方のグループに結合といる、それらの出力が32ピットバス70および
72の一方として集められている。マルチプレウサ68の32ピット出力はデータパス40に結合される。第3図には4個のパリティピットが含められており、そのため出力パスは36ピット幅である。従来のパリティ発生回路は示されていたカイン74の1ピット選択信号はこれらバス70または72のうちのいずれが出力のために選択されるかを決定する。

第4回を参照すると、この発明の教示に従った 伝送のみのFIFOが示されている。この回路で

は、32ピットのデータはバッファメモリのデー タポート(示されていない)からパス40で入る。 この32ピットデータワードは4個の補助パスで 銘々8ピットの4個のパイトに分割される。補助 パス80はピット0ないし7を搬送し、補助パス 82はピット8ないし15を搬送する。 粘助バス 84はピット16ないし23を搬送し、補助パス 86はピット24ないし31を撤送する。これら 4個の補助パスは各々8個のマルチプレクサM() ないしM7のうちの1個の1個の入力に結合され る。これらマルチプレクサはそれらの出力が8個 のデータレジスタROないしR7のデータ入力に 粧合され、その各々は8ピット幅である。これら 8個のデータレジスタのデータ出力は対応するマ ルチプレクサの入力のうちの1個に結合され、デ ータレジスタの内容が成る時に一定に保持される ことを可能にする。各データレジスタのデータ出 力はまたマルチプレクサ90の8個の個々の8ピ ット入力に結合される。

マルチプレクサ90の目的は、8ピットYパス

## 特開昭63-286033(6)

38での出力のために8ピットバスのうちの1個を選択することである。出力するためにマルチブレクサ90により選択されるレジスタR0ないしR7からの8ピットデータ出力のうちの特定の1個はバス92で選択信号により制御される。これら選択信号はカウンタ60により駆動されるデコーダ64の出力により制御される。カウンタ60およびデコーダ64がYバスでの出力のために確々のマルチプレクサ入力の選択を制御する態様は、第3図に対し幾明されたものと厳密に同一である。

第5図を参照すると、データの流れの方向に依存して8ピットから3ピットへおよびその逆へデータ経路の幅を変える双方向FIFOの図が示されている。8ピットYバス38はバスレシーバ94およびバスドライバ96に結合される。各回路の入力がその出力から分離される飼御信号の制器のもとでは、これら回路の各々は高インピーダンス状態に入るための容量を有する。これにより、回路によってバスを逆にロードしてデータを反対方向に駆動しなくてもFIFOを介するデータの

流れの方向が変えられる。

第5図の回路の動作を理解するために、8ピットソバス38から32ピット Dバス40へのデータの流れがまず吟味される。この方向へのデータの流れは、DAVALI D 制御信号がバスレシーパ94が非高インピーダンス状態にあるような状態にあることを必要とする。DAVALI D信号がそのような状態にあると、DWRACK およびXFRBYT E信号は、ANDゲート100がバスドライバ96を高インピーダンス状態にさせて、モルによりバスドライバ96が Yバス38を逆にロードすることを防ぐような状態にある。DAVALI D信号はメディアフクセス制御器24から来て、いつ育効な情報が入力のためにYバスに存在するかを示す。

バスレシーバ94の出力は8個のマルチプレクサM0ないしM7のY入力に結合される。これらマルチプレクサのデータ出力は8個のデータレジスタR1ないしR8のデータ入力に結合され、それらの各々は8ピット幅である。各データレジス

タのデータ出力は対応するマルチブレクサのホールドすなわち H 入力へ逆に結合されかつ 2 個の 3 2 ピットパス 7 0 および 7 2 の一方により 3 2 ピットワード選択マルチブレクサ 9 8 に結合される。これらパスの各々は各レジスタの出力の 8 ピットをパスの 4 個のパイト位置のうちの 1 個で集めて 3 2 ピットワードを構成する。たとえば、レジスタ R 5 の出力からの 8 ピット位置 0 ないし 7 を占有し得るが、レジスタ R 6 からの 8 ピットはピット位置 8 ないし 1 5 を占有する。

マルチプレクサ98はバス70かバス72のいずれかを選択してバスドライバ102により32ビット出力バス40に結合する。2個のバスのうちどちらが選択されるかについての制御は排他的ORゲート104から出力されるSELECT信号に属する。このゲートはその入力がカウンタ106の出力の一方に結合され、このカウンタ106は可能化されるとバイトクロック信号BCL0CKの周期ごとでトグルする1ビットカウンタである。カウンタ106はMASTER RESE

T信号を受信するように結合されるリセット入力 を有する。この信号は出力が上がってシステムが リセットされると生じ、カウンタの出力を強制的 に既知の状態にする。これはパス70または72 の既知の一方が選択されることを引き起こす。カ ウンタ106はまたORゲート107から出力信 号を受信するように結合される可能化人力を有し、 このORゲート107はその入力が信号DRDA CKおよびDWRACKを受信するように結合さ れる。これらの信号はバッファメモリでの読出お よび書込トランザクションのための者定応答復号 として働く。DWRACK信号はバッファメモリ への音込トランザクションのために舎込要求信号 に広答して発生され、それはBCLK信号の2サ イクルの間続く。DWRACKがアクティブであ ると、カウンタ106は2クロックサイクルの間 可能化され、その出力ライン109は一方のクロ ックサイクルの間は「O」であり、DWRACK がアクティブである他方のクロックサイクルの間 は「1」である。信号CLSBの状態は、パス7

# 特開昭63-286033(ア)

○かパス72のどちらが先に選択されるかについて制御するように、ライン111上のSELECT信号の状態を決定する。信号CLSBは、排他的ORゲート104とカウンタ106を介してDパス40で出力するために2個のパス70または72のうちどちらが最初に選択されるかを制御する。CLSB信号は、最下位パイトがレジスタがよったのと動物である。

バスドライバ102の高インピーダンス状態制御入力は入力として信号RCVDATAおよびDWRACKを有するANDゲート106の出力により制御される。RCVDATA信号はメディアアクセス制御器からの信号であり、この信号はオディアータ経路制御器にパケットの受信が始まったことを示す。この信号がハイであると、DPCはそれ自体がYバでデータを受信するように準備する。RC

へのアドレスパス上のアドレスが有効であるBCLKの2クロックサイクルの間、BCLK信号と同期してハイになる。DWRACKがハイのRCVDATA信号と同時にハイになると、ANDゲート106はパイドライパ102を活動状態にし、それによりマルチブレクサ98により選択されるどの32ピットででもDパスを駆動する。

この受信データ方法の間のFIFOレジスタのローディングは第5図の最上部に示される論理により制御される。レジスタR1ないしR8のローディングは通常はBYTE SELECT BITSバス130を介してノードプロセッサの日本のよりでもシーケンシャルに行なわれる。これが行るというなわない。これが行るというでもシーケンシャルに行なわれる。これが行るというでは、通常32ピットワード(1度に8 サイクルの受信のために各新たな受信サイクル116 オリでバス130を介してマルチプレクサ116 へ1個の人力でR1かまたはR8のアドレスのサ16はバス138上のBYTE SELECT

V D A T A がハイである間は、ハイの D A V A L I D 信号は Y バス上のデータが有効であることを示す。 D A V A L I D 信号は有効なパイトが Y バス上に置かれる度ごとにハイになるパルスである。 R C V D A T A がローであると、 それはそのパケットに対するパケットの受償が終わりであることを示す。

ANDゲート106への他方の入力はRAMバッファ制御器(RBC)からの信号である信号DWRACKであり、それは書込トランザクションのために第1図のメモリ28にアクセスするためにDPCからの要求に応答して発生されてFIFOを空にする。この書込トランザクションのための要求信号とそれを発生するための論理は示されてフードが受信されて2組の4個のレジスタR1ないしR4またはR5ないしR8のうちの一方にストアされると、そのような要求信号を発生するための論理の設計を当業者は認めるであろう。DWRACK信号は、RBCからバッファメモリ28

CTL信号を介して制御されて、各受信サイクルの始まりに出力パス120で提出するためにパス130上のデータを選択する。パス130上のこのデータは通常は新たな32ピットワードの受信の始まりでのレジスタR1またはレジスタR8のアドレスであるが、このパイトの境界は各新たな受信サイクルの始まりでパス130に異なるレジスタのアドレスを置くことによりノードプロセッサにより変えられ得る。

バス120上のデータはバス120を介して増分カウンタ132に入力され、さらに3個の排他的ORゲート139、141および143を介して3ないし8デコーダ122の入力に与えられる。排他的ORゲートは、CLSB信号が論理「1」であるときにバス120上の3個のピットをすべて反転するように働く。これは、レジスタが埋められる方向を右から左方向に変える効果を有する。CLSBが論理「0」であると、レジスタは左から右へ埋められる。排他的ORゲート139、141および143の出力は3ないし8デコーダ1

# 特開昭63-286033(8)

22によりデコードされ、このデコーダ122はアドレスをデコードして出力パス124でその出力ラインのうちの1つを活動状態にする。このパスは一般に125で示される複数個のANDゲースは一般に125で示される他型ユニットにあり示される独立ニットしの目的は、マルチンとのようで示されるANDゲートの目的は、イカなデータがYバス上に存在するときにバストしのチの1個を選択的に可能化することである。125で記録しておいる。125で記録しておいる。125で記録しているときによりはできない。

各論理ポックスの設計は第6図に示されるようなものかまたはその囲等物であり得るが、この設計の群組はこの発明にとって重大ではない。125で示されるANDゲートの各々からは1個の出力があり、各ANDゲートはその入力の一方がデコーダ122からの出力の一方に結合され、さらに結合される。125で示されるANDゲート

の結合された出力はパス127に集められる。デ コーダ122により選択されると125で示され るANDゲートの1個からの出力の各々は論理ユ ニットLのうちの対応する1個の1方の人力に枯 合され、対応するマルチプレクサにそのY入力を 選択させて対応するレジスタのデータ入力へ結合 するようにする。節6図の入力126の活性化は 対応するマルチプレクサにYパス38に結合され るその入力を選択させ、ライン129上のSEL ECT Y信号を活性化することにより対応する レジスタのデータ入力に結合する。入力ライン1 28の活性化は対応するマルチプレクサにDパス からの選択された8ピットに結合されるその入力 を選択させ、ライン131上のSELECT D 信号を活性化することにより対応するレジスタの データ入力に結合する。先に述べたような場合に は、Yパスからの受信が考えられている。そのよ うな場合、最初の32ピットワードの最初の8ピ ットの受信が始まると、パス130上のBYTE SELECTピットにより選択されるLで印され

た論理ポックスのどれもがその入力126がデコ ーダ122により活性化され、かつ対応するマル チプレクサにそのY入力を選択させるであろう。 BYTE SELECT BITS制御パス13 0上に他のレジスタを選択するノードプロセッサ からのデータがなければ、R1かまたはR8のレ ジスタアドレスのいずれかがパス130上にあり、 このパス130は選択されたようにR1またはR 8がYパスからの最初の8ピットでロードされる ようにするであろう。どちらのレジスタがロード されるかは、そのホストコンピュータが最下位8 ピットがホストプロセッサにより使用される32 ピットワードの左にある型かそれとも右にある型 にか、さらに受信された最初の8ピットが8個の 最下位ピットであるかそれとも8個の最上位ピッ トであるかに依存する。ノードプロセッサはバス 130上のデータを適当に制御するようにプログ ラミングされ、いずれの特定の用途でも使用され ているホストプロセッサの壁に責任を持つように なる。

レジスクをシーケンシャルに埋めることはカウ ンタ117およびパス138上のBYTE SE LECT CONTROL信号により達成される。 排他的ORゲート139、141および143の 入力に結合されるパス120上の3個のピットは またカウンタ117の増分入力に与えられる。こ のカウンタはカウント入力がパイトクロック信号 ・を受償するように結合され、さらにまた可能化人 力がORゲートの出力に結合され、このORゲー トはXFRBYTE信号に結合される入力とDA VALID信号に結合される入力とを育する。D AVALID信号は上で説明されており、有効な 情報がYパス上に存在する度ごとにカウンタがパ ス120上のピットを増分することを可能にする。 DAVALID信号は、Yパス上で入來パケット に呂ピットパイトが存在すると同じ数のBCLK サイクルの間はハイのままである。 XFRBYT E信号は、レジスタR1ないしR8からYパスを 出るデータの伝送の間カウンタがパス120上の ピットを増分することを可能にする。XFRBY

## 特開昭63-286033 (9)

TE信号は、RDYTBYT信号がアクティブの ときのみアクティブであり、さらにYバス上に置 かれるべき8ビットバイトが存在するのと同じ数 のクロックサイクルの間アクティブであり得る。

Yバスからのデータの受信の間、BCLKの最 初のクロックサイクルでは、ライン138上のB YTE·SELECT CONTROL信号はノ ードプロセッサにより制御されてバス130上の BYTE SELECTビットの選択を引き起こ す。BCLKの第2のクロックサイクルの間、ノ - FTD t y t t BYTE SELECT CO NTROL信号を制御して、マルチプレクサ11 6にバス119上のデータを選択させてバス12 0に結合するようにする。 第1のクロックサイク ルの間、パス120上のデータはパス130でB YTE SELECTピットでコード化されるレ ジスタアドレスであった。 このアドレスはカウン タ117により増分されてバス119上に提出さ れた。したがってライン138上のBYTE S ELECT CONTROL信号がマルチプレク

サ116にパス119上のアドレスを選択させるように変えられるときには、そのアドレスは既に 増分されてしまっており、そのためパス119上のアドレスはパス130上に最初に提出されたアドレスから1だけ増分される。各後に続くパイトクロックサイクルでも類似する増分が生じる。

32ビットワード境界以外のバイト境界から下 1FOを埋めることが可能であることはしばしば 有用である。 普換えると、特定の状況ではレジス クR1から始める代わりにレジスタR2で始めて 左から右へFIFOを埋めることが望ましい。 を埋めることが望ましい。 がは4個のレジスタのグループでそんが ジスタを識別するBYTE SELECT B1 TS制御パス130に2ビットを置いてYバスス のとしてる32ビットのト で埋めめることになる32ビットのト で埋めめることになる32ビットのト のとして、アレードプロセッサ32はまたのト アレ138上のBYTE SELECT CONT ROL信号を活性化し、パス120に結合され

るその入力を選択させる。したがってデコーダ1 2 2 は、論理ボックスLの適当な1個がその対応 するマルチプレクサにそのYバス入力を選択でせることを引き起こす。次のBCLKサイクルでさせ、 バス120上のこのバイト選択データはカウンタ 117により1だけ増分される。レジスタを埋める方に右から左であるならば、排他的ORゲート1 3 9、141および143はバス120上のアドレスを増分が結果としてデコーダ122の人力での アドレスのは分を生じるようにさせる。このように32ピットワードに対する種々のバイトの境界 は増分され得る。

ホストプロセッサから出てネットワークを譲る データ伝送は、FIFOがDバス40でパッファ メモリ28から到来する32ピットデータワード をYバス38でシーケンシャルに伝送される一連 の8ピットパイトに変換することを必要とする。 この方法における第1のステップは、Dバス40

からの隣接する8ピットパイトでレジスタR1な いしR8をロードすることである。この方法はD RTACK信号がアクティブになるときに起こる。 この信号はDパス上にバッファメモリからの有効 なデータが存在することを示していた。DRDA CK信号は伝送を実施するためにDPCからのデ - 夕読出要求に応答してRBCにより発生される。 信号DRDACKはパスレシーパ142の3状態 制御入力に結合され、さらにバスレシーバ142 がDバス40をマルチプレクサMOないしM7の D入力に結合することを引き起こす。各マルチプ レクサMOないしM3はDパス40上の異なるグ ループの8ピットに結合される。たとえば、マル チプレクサM3のD入力はDパスのピット0ない し7に結合されるが、マルチプレクサM2のD入 力はDパスのピット8ないし15に結合される。 このパターンは残余のマルチプレクサM1および MOおよびマルチプレクサM4ないしM7に対し 完了され、そのため各グループの4個のマルチプ レクサM0ないしM3およびM4ないしM7はD

# 特蘭昭63-286033 (10)

バス上のすべてのピットに結合される。

Dパスから Yパスへの伝送が起こるようになるときには、Dパス上の32ピットワードは4パイトに解体されねばならず、さらに各パイトはレジスクにロードされて伝送のために保持されねばならない。一旦4個のレジスタがロードされてしまうと、それらの内容は Yパスをわたって1度に1パイトシーケンシャルに伝送され得る。 最初の4個のパイトが伝送される間、次の4個のパイトは 残余の4個のレジスタにロードされ得る。

最初の4個のレジスタのローディングは好ましい実施例においては32ピットワードをDバス4 0上に置いて信号DRDACKを活性化すること により間時に達成される。これら32ピットはC LSB信号の状態に依存してレジスタR1ないし R4かまたはR5ないしR8のいずれかへ次のB CLKサイクルで同時にストロークされる。

これが起こる方法は、ANDゲート133および135およびカウンタ106および排他的ORゲート104の働きを介する。ANDゲート13

の8ビットをストアさせる。DRDACK信号はORゲート107を介して2クロックサイクルの間カウンタ106を可能化するので、カウンタ106は1クロックサイクル後にその出力ライン109の状態を変えるであろう。これは排他的ORゲート104の出力が状態を変えることを引き起こし、それはANDゲート133にその出力ライン137を活動状態にさせる。これはレジスタR5ないしR8が各々そのときDバス40上に存在するどんな32ビットワードからでも8ビットをストアすることを引き起こす。

ライン144上の第3の制御信号がNORゲート146により発生されることが第6図から認められるであろう。この信号はいずれか特定の論理ユニットしに対しライン126と128のいずれもがアクティブでないときはいつでもアクティブであり、それは関連するマルチブレクサに関連するレジスタの出力に結合されるそのH入力を選択させる。第5図において、これら入力はホールドに対しHと示されている。ライン144上の信号

5はその出力がマルチプレクサMOないしM3の 各々の論理ユニットしの各々へ向かう入力ライン 128へ結合される。ANDゲート133はその 出力がマルチプレクサM4ないしM7の各々に対 応する論理ユニットLの入力ライン137に結合 される。入力ライン133はマルチプレクサM0 なしM3の各々に対応する論理ユニットLの入力 ライン128に対応する。ANDゲートの各々の 入力の一方は排他的ORゲート104の出力に結 合されるが、この入力はANDゲート135で反 伝される。ANDゲート133および135の他 方の入力はDRDACK信号に結合される。DR DACK尽号がアクティブになると、ANDゲー ト133または135の一方はその入力で2個の **論理「1」を有し、その出力ラインがアクティブ** になるようにする。 排他的ORゲート104の出 力がライン128をアクティブにするような状態 であると仮定されたい。この結果マルチプレクサ MOないしM3はそれらのD入力を選択し、それ はレジスタR1ないしR4の各々にパス40から

がいずれか特定のマルチプレクサおよびレジスタ の組合わせに対しアクティブであるときの効果は、 レジスタの内容がBECLK信号の各サイクルで そのデータ入力へ逆にストアされるのでレジスタ の内容が一定に保たれることを引き起こすことで ある。

いずれか特定の32ピットワードに対しすべてのレジスタが埋められた後でそのワードの伝送が始まり得るが、或る実施例においては伝送はレジスタを埋めることと同時であり得る。伝送は次のように起こる。レジスタのすべてのデータ人力に結合される。このマルチプレクサのデータ出力はバスドライバの3次を割御はANDゲート100および2個の割割信号人別のされる。RDYTBYTEにより割御される。RDYTBYTRBYTEにより割御される。RDYTBYTROに対しDPCにより主張され、内部F1FOが十分に埋められていることおよびDPCがMA

# 特開昭63-286033 (11)

Cに連続するパイトを保証し得ることを示す。こ の信号はDPCで制御論理(示されていない)に より発生され、MACが1パイトにつき1度XF RBYTE信号を主張することによりFIFOか らすべてのパイトを統出してしまうまでハイのま まである。これら信号の両方がハイであると、A NDゲート100は現在マルチプレクサ150に より選択されているどんなパイトを用いてでもパ スドライバ96にYパスを駆動させる。

マルチプレクサ150はその選択入力がパス1 52上のXMT SELECT信号、ゲート15 4 およびパス127上に現われる選択信号を介し てノードプロセッサにより制御される。このノー ドプロセッサはどのバイトで伝送を始めるかをシ ーケンシャルに選択し得て、さらにライン130 上のBYTE SELECT信号およびライン1 38 LOBYTE SELECT CONTRO L 信号により伝送のシーケンスを制御し得る。 X FRBYTE信号がアクティブであると、それは カウンタ117がそのときパス120上にあるア

またその機能が同等なのでXFRBYTE信号で あってもよい。各レジスタの内容は、そのレジス タに対応するパス155のラインがデコーダ12 2により活動状態にされるとパスドライバ96に よりYバスへと駆動される。

この発明はここに記載された好ましい実施例に 関して説明されてきたけれども、当衆者はこの発 明の真の精神および範囲から逸脱することなしに 多くの修正がなされ得ることを認めるであろう。 そのような修正はすべて前掲の特許請求の範囲の 範囲に含まれることが意図されている。

#### 4 関語の無単な器明

第1図はこの発明が利用されるシステムのプロ ック図である。

第2図はデータ経路の幅を変えるFIFOを示 す箇略化されたデータ経路制御器アーキテクチャ のブロック図である。

第3図は8ピットないし32ピットの受信のみ のFIFOのブロック図である。

第4図は8ピットないし32ピットの伝送のみ

ドレスを増分することを可能にする。伝送はライ ン130上のBYTE SELECT信号により 特定されるどんなレジスタででも開始される。そ の後、BYTE SELECT CONTROL 借号はマルチプレクサ116をスイッチングして その入力119をパス120に結合し、カウンタ 117は伝送される各パイトに対し1度アドレス を増分する。CLSB信号の状態はレジスタが左 から右へ空にされるかそれとも右から左へ空にさ れるかを制御する。デコーダ122の8個の出力 は、各々がANDゲート125のうちの1個の1 方の入力に結合されることに加えて、パス155 に粘合される。パス155上のピットの各々はゲ ート154を介してマルチプレクサ150の選択 入力の1個に結合される。ゲート154は125 と示されるANDゲート回路棚と同じ構造を有す る。ライン152上のXMT SEL信号はアク ティブであるとパス155上の8個のラインすべ てをマルチプレクサ150のそれらの対応する選 択入力に結合する。XMT SELECT信号は

のFIFOのブロック図である。

第5A図および第5B図は好ましい実施例に従 った8ピットないし32ピットの双方向F!FO のプロック図である。


第6図は第5図の論理プロックの1つの論理図


図において、26はデータ経路制御器DPC、 28はスタティックRAMパッファメモリ、30 はRAMバッファ制御器、32はノードプロセッ サ、36は8ピットないし32ピットFIFO、 38はYパス、42および44はバスである。

特許出顧人 アドバンスト・マイクロ・ディバ イシズ・インコーポレーテッド


代 理 人 弁理士 馃 見 久 郎 川田 (ほか2名)








# 特開昭63-286033 (13)





# 特開昭63-286033 (14)

